CSP多核处理器芯片的低功耗设计

• 作者: 王永文 郭维 高军 黄安文
• 来源期刊: 上海交通大学学报
• 学科: 工学
• 关键词: 芯片 功耗 电源关断 动态频率调节 门控时钟
• 年，卷（期）: 2013,（1）
• 页码范围: 118-122,128
• 分类号: TP302.1
• 语种: 中文

摘要

提出了3种高主频多核处理器CSP芯片的功耗优化技术,即电源域间隔关断技术、流量感知的动态频率调节技术和层次式门控时钟技术.结果表明,3种优化技术对降低芯片功耗的作用均非常有效,能够不同程度地降低芯片的总功耗.其中,电源域间隔关断技术能够解决静态漏流功耗,流量感知的动态频率调节技术和层次式门控时钟技术能够控制动态功耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄安文	国防科学技术大学计算机学院	3	17	2.0	3.0
2	高军	国防科学技术大学计算机学院	6	18	2.0	4.0
3	王永文	国防科学技术大学计算机学院	13	45	3.0	5.0
4	郭维	国防科学技术大学计算机学院	1	3	1.0	1.0