基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文首先从MIPS体系结构的指令系统中选出39条整数指令,具体介绍了执行这些指令所需要的单元电路及其结构,并完成了这些单元电路;在此基础之上,详细分析了不同类型的指令在执行过程中所经过的数据通路,根据不同类型指令的数据通路,将这些单元电路连接起来,构成了完整的单周期CPU数据通路;最后用Verilog HDL语言完成了一个能够执行所有这些指令的单周期CPU电路描述,并通过Modelsim仿真工具对其进行仿真,验证了此单周期CPU的功能.
推荐文章
方舟CPU体系结构及其嵌入式SOC
方舟
SOC
嵌入式
Arca2
基于MIPS体系结构的嵌入式MPEG-2音视频解码设计
GC3210
Linux
MPEG-2
多媒体指令
音视频同步
CPU+多 GPU 异构协同计算的体系结构研究
图形处理器
统一计算设备架构
多GPU
异构协同计算
全兼容IEEE1149.1的MIPS CPU CORE可测性设计
可测性设计
软硬件协同设计
JTAG
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 MIPS体系结构单周期CPU的设计
来源期刊 高性能计算技术 学科 工学
关键词 CPU设计 指令系统 数据通路 Verilog HDL
年,卷(期) 2013,(6) 所属期刊栏目 高性能计算技术
研究方向 页码范围 62-66
页数 5页 分类号 TP332
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 袁春风 南京大学计算机科学与技术系 51 926 18.0 29.0
2 张泽生 南京大学计算机科学与技术系 6 68 4.0 6.0
3 蔡晓燕 南京大学计算机科学与技术系 7 62 4.0 7.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (50)
参考文献  (3)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(2)
  • 参考文献(1)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
CPU设计
指令系统
数据通路
Verilog HDL
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
高性能计算技术
双月刊
32-1679/TP
江苏省无锡33信箱353号
chi
出版文献量(篇)
1235
总下载数(次)
12
论文1v1指导