FPGA的静态功耗分析与降低技术

• 作者: 曹正州 曹靓
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: FPGA 亚阈值漏电流 布线开关 双阈值电压
• 年，卷（期）: 2013,（1）
• 页码范围: 26-29
• 分类号: TN402
• 字数: 1622字
• 语种: 中文

摘要

FPGA已经被广泛用于实现大规模的数字电路和系统,随着CMOS工艺发展到深亚微米,芯片的静态功耗已成为关键挑战之一.文章首先对FPGA的结构和静态功耗在FPGA中的分布进行了介绍.接下来提出了晶体管的漏电流模型,并且重点对FPGA中漏电流单元亚阈值漏电流和栅漏电流进行了详细的分析.最后根据FPGA的特点采用双阈值电压晶体管,关键路径上的晶体管采用低阈值电压栅的晶体管,非关键路径上的晶体管采用高阈值电压栅的晶体管,以此来降低芯片的静态功耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曹靓		6	15	3.0	3.0
2	曹正州		6	19	4.0	4.0