基于VHDL的简易数字频率计的设计

• 作者: 张博 房亮 曹学岩
• 来源期刊: 传感器世界
• 学科: 工学
• 关键词: CPLD芯片 VHDL语言 数字频率计 Quartus Ⅱ软件
• 年，卷（期）: 2013,（5）
• 所属期刊栏目: 技术与应用
• 页码范围: 29-34
• 页数: 6页
• 分类号: TN79
• 字数: 3057字
• 语种: 中文

摘要

本论文采用自上向下的电子系统设计方法,基于VHDL硬件描述语言设计了一种可变换量程的数字频率计,并在Quartus Ⅱ平台上进行仿真,在F10K10M试验箱上进行了下载验证.数字频率计的模块划分设计具有相对独立性,可以对每个模块单独进行设计、调试仿真和修改,缩短了设计周期,减小了设计复杂度.仿真波形逻辑关系与试验箱测试结果表明,所设计的电路能够满足数字频率计的功能要求,具有理论与实践意义,实现了电子电路自动化过程.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	房亮	中北大学机械工程与自动化学院	3	7	2.0	2.0
2	曹学岩	中北大学机械工程与自动化学院	3	10	2.0	3.0
3	张博	中北大学机械工程与自动化学院	15	49	5.0	6.0