介绍基于DDS和DSM技术的多通道高精度正余弦信号发生器的实现架构.采用基于FPGA的直接数字频率合成(DDS)技术,实现高质量多路正余弦信号源的产生,有效降低硬件资源消耗.该架构时分复用(TDM)基于FPGA实现的旋转坐标数字计算机(CORDIC)算法的16级CORDIC流水线实现多路正余弦信号发生器,采用五阶1 bit Delta Sigma调制器(DSM)实现1 bit DAC以保证信号高精度的最终输出.当信号频率为200 kHz时,测量信噪比(SNR)为78.6 dB,完全可以满足测量系统中对信号源频谱纯度的要求.设计尤其适用于低频高精度多通道正余弦信号源的应用场合,可以有效简化多路信号的设计,降低实现成本.