基于FPGA的八通道高速ADC的时序设计

• 作者: 周冬冬 宋早迪 徐根倩 徐立升 秦智超 蒋秀波 马正欣
• 来源期刊: 电讯技术
• 学科: 工学
• 关键词: 无线数据传输 多通道ADC 串行数据 并行数据 时钟管理 时序设计
• 年，卷（期）: 2013,（12）
• 所属期刊栏目: 信道技术
• 页码范围: 1629-1632
• 页数: 4页
• 分类号: TN911
• 字数: 1954字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-893x.2013.12.017

摘要

针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求,实现并行数据的正确输出。最后通过功能测试和时序测试,验证了设计的正确性。此方法可适用于高端和低端FPGA,提高了系统设计的灵活性,降低了系统的成本。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	徐立升	北方信息控制集团有限公司车载信息系统研发部	5	11	2.0	3.0
2	周冬冬	北方信息控制集团有限公司车载信息系统研发部	3	11	2.0	3.0
3	徐根倩	北方信息控制集团有限公司车载信息系统研发部	4	9	2.0	3.0
4	马正欣	北方信息控制集团有限公司车载信息系统研发部	4	9	2.0	3.0
5	宋早迪	北方信息控制集团有限公司车载信息系统研发部	1	6	1.0	1.0
6	蒋秀波	北方信息控制集团有限公司车载信息系统研发部	1	6	1.0	1.0