基于CPLD/FPGA平台I2C总线IP核的设计

• 作者: 卢中华
• 来源期刊: 职业
• 关键词: I2C总线 VHDL IP核 CPLD/FPGA
• 年，卷（期）: 2013,（9）
• 页码范围: 93-94
• 字数: 1590字
• 语种: 中文

摘要

本文通过对一个I2C总线IP核的设计,介绍了用VHDL语言设计和实现该IP核的过程.首先简要介绍了I2C总线协议的标准及应用,分析了影响8位MPU的传输速率低的因素,然后提出了基于CPLD/FPGA平台设计“虚拟器件”I2C总线IP核的设想.其次给出系统自顶向下的设计方案.接着对系统的功能进行了详细的总体规划与层次设计,讲解了系统体系结构和系统各个功能模块的电路设计.最后进行了调试,并给出在MAX+Plus II 10.0环境下的仿真波形.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	卢中华		2	0	0.0	0.0