DPSD算法的FPGA高效实现

• 作者: 聂在平 陈洋
• 来源期刊: 测井技术
• 关键词: 测井仪器 数字相敏检波 多通道DPSD FPGA架构 高速DPSD FPGA架构 采样率
• 年，卷（期）: 2013,（4）
• 所属期刊栏目: 测井仪器
• 页码范围: 421-425
• 页数: 5页
• 分类号: P631.84
• 语种: 中文

摘要

为有效降低实际应用中多通道低频正余弦信号以及高频正余弦信号的DPSD检测算法对DSP处理能力的过高要求,分析了数字信号处理硬件一般架构,提出基于现场可编程门阵列(FPGA)的DPSD算法实现的2种有效架构.针对多通道检测,该架构能够显著降低硬件资源消耗;针对高频检测,架构最大可实现采样率为系统时钟.该结构在FPGA A3P400实现最大70 Mbit/s的采样率,能够极大地降低DSP在高采样率时DPSD的计算负担.讨论了设计思路与方法以及新设计在FPGA中的实现,给出详细的硬件结构、有限状态机(FSM)图、FPGA硬件资源消耗以及仿真测试结果.这2种基于FPGA的DPSD架构具有灵活的可配置性,在保证计算精度的同时,可满足不同的通道数量以及速率检测需求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	聂在平	电子科技大学电子工程学院	216	2216	23.0	36.0
2	陈洋	电子科技大学电子工程学院	2	9	2.0	2.0