基于改进型选择进位加法器的32位浮点乘法器设计

• 作者: 刘容 李晓今 赵洪深
• 来源期刊: 现代电子技术
• 关键词: 修正Booth算法 Wallace树结构 选择进位加法器 浮点乘法器
• 年，卷（期）: 2013,（16）
• 页码范围: 133-136
• 页数: 4页
• 分类号: TN702-34
• 语种: 中文

摘要

在修正型Booth算法和Wallace树结构以及选择进位加法器的基础上，提出了一种新型32位单精度浮点乘法器结构。该新型结构通过截断选择进位加法器进位链，缩短了关键路径延时。传统选择进位加法器每一级加法器的进位选择来自上级的进位输出。提出的结构可以提前计算出尾数第16位的结果，它与Wallace树输出的相关位比较就可得出来自前一位的进位情况进而快速得到进位选择。在Altera的EP2C70F896C6器件上，基于该结构实现了一个支持IEEE754浮点标准的4级流水线浮点乘法器，时序仿真表明，该方法将传统浮点乘法器结构关键路径延时由6.4 ns减小到5.9 ns。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵洪深	中国科学院光电技术研究所	5	23	3.0	4.0
5	李晓今	中国科学院光电技术研究所	9	82	6.0	9.0
6	刘容	中国科学院光电技术研究所	3	17	2.0	3.0