两级相干累加伪码捕获算法的FPGA实现*

• 作者: 邓强
• 来源期刊: 电讯技术
• 学科: 工学
• 关键词: 直接序列扩频 伪码捕获 相干累加 捕获门限 自适应估计
• 年，卷（期）: 2013,（8）
• 页码范围: 1044-1048
• 页数: 5页
• 分类号: TN914.42
• 字数: 3315字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-893x.2013.08.014

摘要

针对现场可编程门阵列（FPGA）实现的伪码捕获算法中存在逻辑资源消耗大、频率估计精度差、判决门限计算复杂等问题，首先提出利用直接 II型匹配滤波器结构实现第一级相关运算，做到逻辑资源与计算时间之间的平衡；然后提出利用线性调频Z变换（CZT）代替离散傅里叶变换（DFT）实现第二级相干累加，提高了频率估计精度并减小了频谱泄露；最后通过对判决量进行统计分析，给出了判决门限的自适应设置方法，并验证了其有效性。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邓强		5	24	3.0	4.0