基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种针对定点小数乘法器位宽的低功耗优化算法,阐述了其基本原理及实现方案,并通过现场可编程门阵列(FPGA)测试,验证了该算法的低功耗优化效果.在算法上,其优化指标为小数乘法器内部寄存中间运算结果的寄存器位宽;而在实现技术上,解决了目前低功耗设计中算法自身逻辑单元引入被优化系统,从而降低了系统优化效果的问题.该算法适用于对含有大量小数乘法运算的系统进行低功耗优化,例如数字信号处理、数字滤波器等.
推荐文章
20×18位符号定点乘法器的FPGA实现
定点乘法器
VerilogHDL
Booth算法
4-2压缩
波形仿真
定点符号高速乘法器的设计与FPGA实现
乘法器
FPGA
修正布斯算法
华莱士树
42压缩器
基于 Booth算法的32位流水线型乘法器设计
Booth算法
Wallace树
压缩器
流水线
LSRISC 32位浮点阵列乘法器的设计
浮点
乘法阵列
乘法器
CSA加法器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 针对定点小数乘法器位宽的优化算法
来源期刊 西安电子科技大学学报(自然科学版) 学科 工学
关键词 小数乘法 位宽 缺省 逻辑单元 功耗
年,卷(期) 2013,(5) 所属期刊栏目
研究方向 页码范围 113-118
页数 6页 分类号 TN702|TN402
字数 3897字 语种 中文
DOI 10.3969/j.issn.1001-2400.2013.05.018
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘红侠 西安电子科技大学宽禁带半导体材料与器件教育部重点实验室 91 434 10.0 15.0
2 袁博 西安电子科技大学宽禁带半导体材料与器件教育部重点实验室 6 48 4.0 6.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (40)
共引文献  (18)
参考文献  (5)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1981(1)
  • 参考文献(0)
  • 二级参考文献(1)
1982(1)
  • 参考文献(0)
  • 二级参考文献(1)
1987(1)
  • 参考文献(0)
  • 二级参考文献(1)
1989(1)
  • 参考文献(1)
  • 二级参考文献(0)
1992(2)
  • 参考文献(0)
  • 二级参考文献(2)
1994(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(3)
  • 参考文献(0)
  • 二级参考文献(3)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(2)
  • 参考文献(0)
  • 二级参考文献(2)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(4)
  • 参考文献(0)
  • 二级参考文献(4)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(5)
  • 参考文献(0)
  • 二级参考文献(5)
2009(5)
  • 参考文献(1)
  • 二级参考文献(4)
2010(4)
  • 参考文献(1)
  • 二级参考文献(3)
2011(5)
  • 参考文献(0)
  • 二级参考文献(5)
2012(2)
  • 参考文献(2)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
小数乘法
位宽
缺省
逻辑单元
功耗
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
西安电子科技大学学报(自然科学版)
双月刊
1001-2400
61-1076/TN
西安市太白南路2号349信箱
chi
出版文献量(篇)
4652
总下载数(次)
5
总被引数(次)
38780
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导