基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对三维集成电路的软错误问题,分析了高能粒子进入三维堆叠芯片中的运行轨迹和特性,在分析高速缓冲存储器(Cache)中各部分软错误易感性的基础上,提出了一种基于三维堆叠技术的高可靠性Cache结构R3D-Cache,利用三维堆叠芯片的层间屏蔽效应,以较小的面积和性能开销大幅降低了其软错误率.结果表明,所提出的R3D-Cache结构能够以0.52%~4.17%的面积开销,将Cache的软错误率降低到原来的5%,而所带来的性能开销可以忽略.
推荐文章
边坡可靠性的三维分析
三维极限平衡法
可靠性分析
敏感性分析
Monte-Carlo法
三维功率MOSFET器件的热可靠性设计
热可靠性设计
MOSFET
三维集成技术
功率器件
硅通孔布局
散热
热阻降低
三维环境中新的MAWN可靠性评估方法
移动自组织无线网络
可靠性评估
节点移动模型
链路存在性
一种支持Subcacheline结构的三维Cache模拟器的设计
三维集成电路
Cache
模拟器
结构设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种基于三维堆叠技术的高可靠性Cache结构
来源期刊 上海交通大学学报 学科 工学
关键词 三维堆叠 高速缓冲存储器 可靠性 软错误
年,卷(期) 2013,(1) 所属期刊栏目
研究方向 页码范围 65-69
页数 分类号 TP333
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张民选 国防科学技术大学计算机学院 63 351 9.0 16.0
2 孙岩 国防科学技术大学计算机学院 8 25 2.0 4.0
3 黎铁军 国防科学技术大学计算机学院 10 30 3.0 5.0
4 宋超 国防科学技术大学计算机学院 2 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
三维堆叠
高速缓冲存储器
可靠性
软错误
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
上海交通大学学报
月刊
1006-2467
31-1466/U
大16开
上海市华山路1954号
4-338
1956
chi
出版文献量(篇)
8303
总下载数(次)
20
总被引数(次)
98140
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导