H.264/AVC中整数DCT变换量化模块的Verilog设计

• 作者: 张卫 沈劲桐
• 来源期刊: 计算机与现代化
• 学科: 工学
• 关键词: H.264/AVC 整数DCT 量化 Verilog HDL
• 年，卷（期）: 2013,（2）
• 所属期刊栏目: 人工智能
• 页码范围: 108-112,116
• 页数: 6页
• 分类号: TP391
• 字数: 2354字
• 语种: 中文
• DOI: 10.3969/j.issn.1006-2475.2013.02.026

摘要

H.264/AVC视频压缩标准采用了4×4整数DCT变换和量化方法,避免了数据失配并提高了精度,具有较高的编码效率.本文分析H.264整数DCT变换和量化算法,将DCT变换转换为两次快速蝶形运算,减少了计算量,并用Verilog硬件描述语言编程实现整数DCT变换和量化功能,利用QuartusⅡ进行综合和仿真,得到正确的结果.本设计具有54.54MHz的时钟频率、较低的资源消耗和功耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张卫	暨南大学信息科学技术学院	35	425	11.0	19.0
2	沈劲桐	暨南大学信息科学技术学院	1	3	1.0	1.0