祖冲之算法分析及其硬件实现

• 作者: 乔树山 任高峰 黑勇
• 来源期刊: 电视技术
• 学科: 工学
• 关键词: 祖冲之算法 线性反馈移位寄存器 比特重组 非线性函数 FPGA ASIC
• 年，卷（期）: 2013,（11）
• 所属期刊栏目: 器件与应用
• 页码范围: 79-82,93
• 页数: 5页
• 分类号: TN918.91
• 字数: 3176字
• 语种: 中文

摘要

详细分析了3GPP LTE国际加密标准祖冲之(ZUC)算法的结构及其硬件实现过程.ZUC流式加密算法采用了线性反馈移位寄存器(LFSR),比特重组(BR)和非线性函数F的三层结构设计,具有很高的安全性.同时,ZUC算法在设计时就充分考虑了软硬件实现的低复杂度,因此非常适合于硬件实现.ZUC算法在Altera的Cyclone FPGA上实现,需要2 013个逻辑单元,不需要存储器.在中芯国际SMIC 0.18 μm的CMOS工艺上实现的芯片面积为109 823 μm2.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黑勇	中国科学院微电子研究所	86	477	11.0	16.0
2	乔树山	中国科学院微电子研究所	53	272	9.0	14.0
3	任高峰	中国科学院微电子研究所	2	15	2.0	2.0