时域有限差分算法的FPGA加速技术研究

• 作者: 宋庆增 张金珠 武继刚
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 现场可编程门阵列 时域有限差分法 可重构计算 硬件滤波器
• 年，卷（期）: 2013,（9）
• 所属期刊栏目: 高性能计算
• 页码范围: 1-6
• 页数: 6页
• 分类号: TP332
• 字数: 4652字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2013.09.001

摘要

针对各种嵌入式应用中对实时电磁场计算的需求,提出了一种新的时域有限差分法的硬件方法,采用FPGA作为硬件加速部件,加速电磁场时域有限差分算法(FDTD)的计算.采用滤波器技术重新改写时域有限差分法,将时域有限差分法的求解变成对应的硬件滤波器的设计问题,通过设计合适的滤波器完成时域有限差分的计算.实验结果表明,与时域有限差分算法的软件执行相比,硬件实现可以获得5倍左右的性能加速,能够充分发挥FPGA的计算性能.本研究能够进一步扩展时域有限差分算法的应用领域,尤其是扩展到以前因为计算性能无法应用的领域.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	宋庆增	天津工业大学计算机科学与软件学院	9	14	2.0	3.0
2	武继刚	天津工业大学计算机科学与软件学院	24	102	6.0	8.0
3	张金珠	河北工业大学建筑与艺术设计学院	24	27	3.0	4.0