基于SMIC40nm CMOS工艺的整数分频器

• 作者: 曾昭 肖津津 黄水龙
• 来源期刊: 电子技术
• 关键词: 锁相环 整数分频 Cadence SMIC40nm CMOS工艺
• 年，卷（期）: 2013,（3）
• 页码范围: 58-61
• 字数: 1787字
• 语种: 中文

摘要

设计了一种基于除2/除3级联技术的可编程整数分频器.通过对其结构上的修改,明显扩大了分频比范围.同时利用在高频段采用电流模式逻辑(CML)结构和在低频段采用改进的真单相时钟(TSPC)结构进行分频,提高了分频器的工作频率.最后,基于SMIC40nm CMOS工艺,采用Cadence Spectre工具进行仿真,该分频器能够在16~127的分频比范围内对频率范围为0.5~5GHz的输入信号进行正确分频,其版图面积为107×275μm.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曾昭	长沙理工大学电气与信息工程学院	2	7	2.0	2.0
2	肖津津	长沙理工大学电气与信息工程学院	1	2	1.0	1.0
3	黄水龙	中科院微电子研究所射频集成电路室	1	2	1.0	1.0