基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
首先证明了DTMB系统中采用的BCH码是纠错能力为1的循环汉明码,并基于此提出了适用于该BCH码的译码算法,及其串行和并行两种FPGA实现电路.考虑到该BCH缩短码的特性,通过修改差错检测电路,使其译码时延缩短34%.实验结果表明,译码器译码正确无误,FPGA资源占用极少.串行译码器总时延为762个时钟周期,最大工作时钟频率可达357 MHz.并行译码器总时延仅为77个时钟周期,最大工作时钟频率可达276 MHz.
推荐文章
RS译码的Euclid算法及其FPGA实现
RS译码
Euclid算法
FPGA
高清晰度数字电视
无线传感器网络中快速BCH译码算法
无线传感器网络
纠错
快速BCH译码算法
二进制BCH编译码的DSP实现
DSP
BCH码
纠错
编译码
VB高速译码算法及其FPGA实现
Viterbi译码
FPGA
基4
ACS
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 DTMB系统中BCH译码算法及其FPGA实现
来源期刊 电视技术 学科 工学
关键词 数字电视地面多媒体广播 BCH码 现场可编程门阵列
年,卷(期) 2013,(9) 所属期刊栏目 传输与接收
研究方向 页码范围 142-145,152
页数 5页 分类号 TN911.22|TN94
字数 4576字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 苏凯雄 福州大学物理与信息工程学院 123 311 8.0 10.0
2 吴子静 福州大学物理与信息工程学院 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (1)
参考文献  (3)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1969(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(3)
  • 参考文献(1)
  • 二级参考文献(2)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
数字电视地面多媒体广播
BCH码
现场可编程门阵列
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电视技术
月刊
1002-8692
11-2123/TN
大16开
北京市朝阳区酒仙桥北路乙7号(北京743信箱杂志社)
2-354
1977
chi
出版文献量(篇)
12294
总下载数(次)
21
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导