基于VHDL的高精度数字频率计的设计与实现

• 作者: 屈宝鹏 张喜凤 李想
• 来源期刊: 现代电子技术
• 关键词: VHDL 频率测量 量化误差 EP2C20F484C7
• 年，卷（期）: 2013,（18）
• 所属期刊栏目: 电子元器件 -- 电子元器件设计与应用
• 页码范围: 144-147
• 页数: 4页
• 分类号: TN710-34
• 语种: 中文

摘要

FPGA/CPLD在数字系统开发的应用日益广泛，影响到生产生活的方方面面。电子计数式频率计在各种电子测量领域应用广泛。为了降低频率计的量化误差，提高频率测量精度，在Quartus Ⅱ9.0开发环境下，用VHDL语言设计了一种能在1 Hz~100 MHz频率范围内使频率测量相对量化误差小于10-5的高精度数字频率计，仿真结果表明，所设计的数字频率计达到了设计精度要求，并能准确显示测量数值。最后，以Cyclone Ⅱ系列EP2C20F484C7芯片为硬件环境，验证了各项设计功能的正确性。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张喜凤	陕西国防工业职业技术学院电子系	16	33	3.0	5.0
2	屈宝鹏	陕西国防工业职业技术学院电子系	17	53	4.0	7.0
3	李想	陕西国防工业职业技术学院电子系	11	12	2.0	3.0