基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在近几十年中,雷达成像的功能已经在国内外获得了广泛的关注和应用.为了较高效率完成CSA算法的实现,本设计充分利用CSA算法软件编程的特点,采用了片上多核阵列作为专用处理部件,并且采用两级仲裁和回环数据的路径配置方式形成可重构的数据通路,增加了数据通信带宽和函数执行的并行性,实验数据表明该设计方案能够在CSA算法的应用中达到最高接近32倍的加速比,可以有效地提升单片雷达信号处理的能力.
推荐文章
多核处理器片上可重构Cache系统及其机制设计
多核
可重构
Cache
配置
缺失代价
面向多核处理器的共享cache优化研究进展
片上多核处理器
共享缓存
优化
多核密码处理器中的片上网络互连结构研究
共享存储
片上网络
算法适配
多核处理器中的超越函数协处理器设计
多核处理器
协处理器
分段线性逼近
四路算数通道
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 面向CSA算法的片上多核DSP处理器设计
来源期刊 信息技术 学科 工学
关键词 雷达成像算法 片上多核 两级仲裁 通信带宽 并行性
年,卷(期) 2013,(3) 所属期刊栏目 研究与探讨
研究方向 页码范围 92-95,99
页数 5页 分类号 TP332
字数 2543字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 谢憬 上海交通大学微电子学院 49 118 6.0 9.0
2 杨士华 3 7 2.0 2.0
3 黄晋 上海交通大学微电子学院 2 1 1.0 1.0
4 周宙 上海交通大学微电子学院 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (6)
共引文献  (2)
参考文献  (5)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1983(1)
  • 参考文献(0)
  • 二级参考文献(1)
1991(1)
  • 参考文献(0)
  • 二级参考文献(1)
1992(2)
  • 参考文献(0)
  • 二级参考文献(2)
1994(3)
  • 参考文献(2)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
雷达成像算法
片上多核
两级仲裁
通信带宽
并行性
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息技术
月刊
1009-2552
23-1557/TN
大16开
哈尔滨市南岗区黄河路122号
14-36
1977
chi
出版文献量(篇)
11355
总下载数(次)
31
论文1v1指导