基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为提高多核处理器性能,在传统硬件加速部件的基础上,提出一种新型的运算阵列设计方案。将运算阵列与多核处理器的通信端口映射在扩展寄存器地址空间上,实现阵列与多核处理器的紧密耦合。通过片上网络连接各个运算单元,实现运算阵列的灵活配置和高度共享。在实验系统上实现1024点快速傅里叶变换和H.264解码器,结果表明,与纯软件实现相比,该方案能使处理器性能和功耗都有所改善。
推荐文章
基于 RapidIO的片上网络扩展接口设计与实现
RapidIO
片上网络
片间通信
扩展接口
基于冗余寄存器分类的时序网络面积优化算法
冗余寄存器
AIGs
三值模拟
寄存器共享
COI
面积优化
6端口CMOS寄存器堆设计
寄存器堆
VLSI
定制设计
基于FPGA的移位寄存器流水线结构FFT处理器设计与实现
FFT处理器
流水线结构
FPGA
Quartus Ⅱ
Verilog HDL
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于扩展寄存器与片上网络的运算阵列设计
来源期刊 计算机工程 学科 地球科学
关键词 多核处理器 运算阵列 扩展寄存器 片上网络 快速傅里叶变换 H.264解码器
年,卷(期) 2013,(7) 所属期刊栏目 专栏
研究方向 页码范围 7-10,15
页数 5页 分类号 N945
字数 4187字 语种 中文
DOI 10.3969/j.issn.1000-3428.2013.07.002
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 虞志益 复旦大学专用集成电路与系统国家重点实验室 15 64 5.0 7.0
2 张家杰 复旦大学专用集成电路与系统国家重点实验室 3 5 2.0 2.0
3 欧鹏 复旦大学专用集成电路与系统国家重点实验室 2 4 2.0 2.0
4 俞政 复旦大学专用集成电路与系统国家重点实验室 2 3 1.0 1.0
5 于学球 复旦大学专用集成电路与系统国家重点实验室 2 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (17)
参考文献  (5)
节点文献
引证文献  (2)
同被引文献  (2)
二级引证文献  (0)
1965(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(2)
  • 参考文献(1)
  • 二级参考文献(1)
2005(3)
  • 参考文献(0)
  • 二级参考文献(3)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
多核处理器
运算阵列
扩展寄存器
片上网络
快速傅里叶变换
H.264解码器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程
月刊
1000-3428
31-1289/TP
大16开
上海市桂林路418号
4-310
1975
chi
出版文献量(篇)
31987
总下载数(次)
53
总被引数(次)
317027
论文1v1指导