基于FPGA线性方程组的存储优化设计

• 作者: 仲雪洁 彭宇 王少军
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 现场可编程门阵列 线性方程组 矩阵 改进Cholesky分解 带宽
• 年，卷（期）: 2013,（4）
• 所属期刊栏目: 开发研究与工程应用
• 页码范围: 287-290,295
• 页数: 5页
• 分类号: TP391
• 字数: 3663字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2013.04.066

摘要

将基于现场可编程门阵列(FPGA)的改进Cholesky分解应用于大规模线性方程组求解时,会出现存储资源限制和带宽瓶颈问题.为此,提出一种基于层次化存储策略和多端口分块式访问方式的解决方案.结合片内双极随机存取存储器(BRAM)与片外同步动态随机存取存储器(SDRAM),构成分层存储结构,通过片内存储复用降低存储资源需求.采用多端口分块式方式访问片外SDRAM,提高带宽并规避随机数据存取的访问延迟.测试结果表明,相对于Xeon CPU,该方案能够实现17倍～215倍的效率提升.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	彭宇	哈尔滨工业大学电气工程及自动化学院	80	2316	24.0	47.0
2	王少军	哈尔滨工业大学电气工程及自动化学院	12	172	6.0	12.0
3	仲雪洁	哈尔滨工业大学电气工程及自动化学院	2	41	2.0	2.0