一种基于FPGA的IPv6主机数据传输模块设计

• 作者: 谢凯 谢舜道 谭洪舟 陈荣军
• 来源期刊: 电子设计工程
• 学科: 工学
• 关键词: 互联网 IPv6 主机 ASIC FfGA 硬件协议栈
• 年，卷（期）: 2013,（19）
• 所属期刊栏目: 计算机技术与应用
• 页码范围: 5-8
• 页数: 4页
• 分类号: TN495
• 字数: 3238字
• 语种: 中文

摘要

针对在未来IPv6互联网中主机的应用,设计了一种优化缓存结构的精简IPv6硬件协议栈数据传输方案,并完成了硬件方案的Verilog HDL设计和测试的工作.该方案整合了在FPGA上设计的专用集成电路设计(ASIC)以及DM9000芯片,能够在IPv6网络环境中实现无状态地址自动配置、地址解析、回送应答和UDP传输的功能,此外还针对网络主机的结构提出了一种低资源消耗、自我管理的缓存结构.经过测试和应用,该方案UDP传输速率超过28Mbps,并具有可移植性强、资源消耗低、工作稳定的特点,能够满足视频流、音频流等多种大数据量的数据传榆.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谭洪舟	中山大学信息科学与技术学院	55	276	8.0	12.0
2	陈荣军	中山大学信息科学与技术学院	23	54	5.0	7.0
6	谢舜道	中山大学信息科学与技术学院	3	3	1.0	1.0
7	谢凯	中山大学信息科学与技术学院	3	10	1.0	3.0