使用DSP_builder设计的DDS

• 作者: 王志强
• 来源期刊: 卷宗
• 关键词: FPGA DSP_builder DDS SignalCompile
• 年，卷（期）: 2013,（12）
• 所属期刊栏目: 科学技术
• 页码范围: 279-279
• 页数: 1页
• 字数: 1139字
• 语种: 中文

摘要

随着电子设计和通信测试的飞速发展，一些具有特定频率、特殊规律的信号在设计和测试过程中不可或缺，而市场上出售的信号发生器往往由于各种因素不能满足设计要求，使用FPGA器件设计的信号发生器可以胜任不同要求的任意信号发生器。<br>　　Altera DSP_builder是一款基于Matlab的系统级设计工具，依赖于Matlab/Simulink进行图形化系统设计和功能仿真，其最大特点在于可以通过signalCompiler直接将设计生成的模型文件（.mdl）转换成硬件描述语言VHDL，进而在QuartusII等软件上做更复杂精确地仿真，并生成.sof文件下载到芯片上使用。开发过程不涉及任何编程，图形化设计界面一目了然，是一种方便快捷的设计方式。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志强	湖北工程学院物理与电子信息工程学院	1	0	0.0	0.0