L?DACS1中多速率卷积编码器的设计与FPGA实现

• 作者: 刘海涛 李重仪 金雪峰
• 来源期刊: 现代电子技术
• 关键词: L?DACS1 多速率卷积编码 FPGA Verilog HDL
• 年，卷（期）: 2013,（7）
• 页码范围: 8-10
• 分类号: TN925?34
• 语种: 中文

摘要

在L波段数字航空通信系统(L?DACS1)中,不同类型的数据采用不同速率传输,为了降低信道的噪声和畸变与多普勒频移的影响,采用具有良好差错控制能力的多速率卷积编码进行信道纠错.通过利用Verilog HDL硬件描述语言完成其FPGA实现与验证,测试结果表明多速率卷积编码器可以实时地调整码率,高效稳定地进行差错控制,满足L?DACS1高速传输仍保持稳定的要求,并且用于实际项目中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘海涛	中国民航大学天津市智能信号与图像处理重点实验室	71	177	7.0	8.0
2	金雪峰		3	6	2.0	2.0
3	李重仪	中国民航大学天津市智能信号与图像处理重点实验室	2	5	2.0	2.0