一种小型化PLL电路的设计方案

• 作者: 冯占群 薛猛
• 来源期刊: 产业与科技论坛
• 关键词: PLL 小型化 低功耗 低相位噪声
• 年，卷（期）: 2013,（11）
• 所属期刊栏目: 科技创新
• 页码范围: 73,127
• 页数: 2页
• 字数: 1948字
• 语种: 中文

摘要

本文介绍了一种基于ADF4360系列高集成PLL电路的设计与实现,对该系列芯片和主要电路设计都进行了详细的阐述,并对最终的指标进行了仿真,使该设计方案具备了体积小、低功耗、低相位噪声、杂散抑制高等特点,达到了预期的效果,为今后的频率综合器小型化发展提供了一些可以借鉴的经验.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	薛猛		1	1	1.0	1.0
2	冯占群		1	1	1.0	1.0