基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
如何防止产生亚稳态问题,更好地同步异步信号及准确地设计空、满、几乎空、几乎满控制信号的产生是异步FIFO设计的两大难点。介绍了一种异步FIFO的设计方法,用先比较读写地址产生空满标志,再同步到相应的时钟域的方法来准确设计标志位信号的产生。采用格雷(Gray)码来避免亚稳态的出现,性能较稳定,并比较了利用Gray码、单步循环码作异步FIFO指针的优缺点。最后,给出了系统的仿真及综合结果。
推荐文章
基于VHDL的异步FIFO设计
FIFO
异步
亚稳态
格雷码
基于FPGA的异步FIFO设计与实现
FIFO
双口RAM
格雷码
指针解释
指针生成
基于FPGA的异步FIFO的研究和设计
异步FIFO
亚稳态
格雷码
FPGA
基于FPGA的可配置扰码模块设计与应用
可配置
扰码
伪随机
FPGA
m序列
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于格雷码的深度可配置的异步FIFO设计实现
来源期刊 电子与封装 学科 工学
关键词 FIFO 亚稳态 Gray码 单步循环码
年,卷(期) 2014,(5) 所属期刊栏目
研究方向 页码范围 33-36
页数 4页 分类号 TN402
字数 1854字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘瑛 10 30 3.0 5.0
2 万清 7 22 3.0 4.0
3 丛红艳 4 21 3.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (20)
参考文献  (2)
节点文献
引证文献  (3)
同被引文献  (0)
二级引证文献  (0)
2005(2)
  • 参考文献(1)
  • 二级参考文献(1)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(2)
  • 引证文献(2)
  • 二级引证文献(0)
研究主题发展历程
节点文献
FIFO
亚稳态
Gray码
单步循环码
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子与封装
月刊
1681-1070
32-1709/TN
大16开
江苏无锡市惠河路5号(208信箱)
2002
chi
出版文献量(篇)
3006
总下载数(次)
24
总被引数(次)
9543
论文1v1指导