IRIG-B码在合并单元中的应用

• 作者: 吴伟将 徐雁 王宇雷
• 来源期刊: 电测与仪表
• 学科: 工学
• 关键词: 合并单元 IRIG-B 秒脉冲 时间同步 数字化变电站
• 年，卷（期）: 2014,（1）
• 所属期刊栏目: 电能计量及负荷控制
• 页码范围: 12-16,34
• 页数: 6页
• 分类号: TM933
• 字数: 4432字
• 语种: 中文

摘要

合并单元是一次电子式电压/电流互感器设备与二次保护测控单元的关键接口和核心单元。文中分析了合并单元的功能特点进而提出了一种5个模块组成以FPGA和ARM构架的合并单元实现方案。介绍了IRIG-B码的编码规则和合并单元对时功能要求。运用FPGA的一种硬件描述语言Verilog HDL详细描述了IRIG-B码对时在合并单元中的软件应用实现方式，程序中加入了防抖动的检验。合并单元的校验方法和试验结果显示合并单元对时准确，工作良好，该方案有较高的可靠性和较强的实用性。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	徐雁	华中科技大学电气与电子工程学院	65	1150	19.0	31.0
2	王宇雷	华中科技大学电气与电子工程学院	2	24	2.0	2.0
3	吴伟将	华中科技大学电气与电子工程学院	2	28	2.0	2.0