提出了一种基于中频回放的跟踪通道设计方案。该方案采用两块单口 RA M ,对中频数据流进行乒乓操作,同时采用可测试性设计(Design For Test ,DFT )中扫描逻辑技术,将跟踪通道的寄存器信息扫描存储至本地SRAM ,以实现对卫星信号的连续跟踪,达到跟踪通道时分复用的效果。该方案以增加少量SRAM和提高跟踪通道工作时钟频率为代价,大大减少了跟踪通道逻辑资源。该方案在基于ARM+ FPGA 的硬件平台上验证通过,并在65 nm的CMOS工艺下综合,电路规模约合23万逻辑门,相对于传统并行跟踪通道,电路规模减少约44%。