基于GPU的加锁并行化非结构网格生成方法研究

• 作者: 肖素梅 蔡云龙 齐龙
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 非结构网格 并行域 加锁 图形处理单元(GPU) 加速比
• 年，卷（期）: 2014,（6）
• 所属期刊栏目: 理论研究、研发设计
• 页码范围: 56-60
• 页数: 5页
• 分类号: TP311|TH16
• 字数: 4591字
• 语种: 中文
• DOI: 10.3778/j.issn.1002-8331.1308-0387

摘要

非结构网格的生成在时间和内存上有一定的缺陷，这里提出了一种新的方法，命名为GPU-PDMG，是基于CUDA架构的GPU并行非结构网格生成技术。该技术结合了GPU的高速并行计算能力与Delaunay三角化的优点，在英伟达GPU模块下采用CUDA程序模型，开发出了加锁并行区划分技术，通过对NACA0012翼型、多段翼型等算例进行测试，分析此方法的加速比和效率，对其计算性能展开评估。实验结果表明，GPU-PDMG优于现存在的CPU算法的速度，在保证网格质量的同时，提高了效率。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	肖素梅	西南科技大学制造科学与工程学院	31	277	8.0	15.0
2	齐龙	西南科技大学制造科学与工程学院	3	16	2.0	3.0
3	蔡云龙	西南科技大学制造科学与工程学院	3	9	2.0	3.0