FPGA设计中的亚稳态问题及其预防方法研究

• 作者: 司倩然 杨少敏 杨岩岩 马贤颖
• 来源期刊: 飞行器测控学报
• 学科: 工学
• 关键词: 跨时钟域 亚稳态 现场可编程门阵列(FPGA) 同步器 异步电路
• 年，卷（期）: 2014,（3）
• 所属期刊栏目: 跟踪测量
• 页码范围: 208-213
• 页数: 6页
• 分类号: TN79
• 字数: 3672字
• 语种: 中文
• DOI: 10.7642/j.issn.1674-5620.2014-03-0208-06

摘要

由于在复杂FPGA(Field Programmable Gate Array,现场可编程门阵列)设计中存在跨时钟域,通常会产生亚稳态现象.为有效地预防和解决该问题,分析FPGA设计中亚稳态的产生机理及其对数字信号处理系统的影响.根据不同的信号同步类型,针对单比特电平信号、脉冲信号和边沿信号,分别给出基于触发器级联的跨时钟域信号同步方法;针对并行信号,提出基于异步FIFO (First In First Out,先进先出队列)和握手协议的跨时钟域同步方法;并通过仿真手段分析信号同步方法的有效性及其适用范围.结果表明:这些方法能够正确有效地完成跨时钟域信号同步,预防可能出现的亚稳态问题,从而提高复杂FPGA设计的可靠性和稳定性.