基于FPGA的QC-LDPC码分层译码器设计

• 作者: 仰枫帆 彭阳阳
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: QC-LDPC码 抑制短环构造 不可分层 FPGA
• 年，卷（期）: 2014,（2）
• 所属期刊栏目: 信号与信息处理
• 页码范围: 17-20
• 页数: 4页
• 分类号: TN911
• 字数: 3338字
• 语种: 中文

摘要

针对抑制短环法构造的不可分层QC-LDPC码无法采用部分并行译码结构的问题，基于FPGA设计了一种新型的分层译码器。实验仿真证明：相对于传统的分层译码算法，改进后的译码算法具有更好的性能表现。选用Altera公司Strtix II系列的EP2S60F484C3器件，实现码长为2048、码率为3/4的（3，12）的不可分层QC-LDPC码分层译码器的布局布线，综合优化。译码器在90 MHz的工作频率下，最大译码迭代次数为5时，吞吐量可达到93?85 Mbps。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	仰枫帆	南京航空航天大学电子信息工程学院	47	108	6.0	7.0
2	彭阳阳	南京航空航天大学电子信息工程学院	1	9	1.0	1.0