基于FPGA密集假目标干扰的实现

• 作者: 王雪茹
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: 密集假目标 数字射频存储 先入先出寄存器 延迟单元 欺骗性干扰
• 年，卷（期）: 2014,（1）
• 所属期刊栏目: 电子·电路
• 页码范围: 84-86
• 页数: 3页
• 分类号: TN972
• 字数: 1250字
• 语种: 中文

摘要

在现代电子战中,应对新体制雷达、雷达干扰机转向采用欺骗性干扰方式,结合DRFM的机理,介绍了可控变间隔的密集假目标产生机理,基于FPGA内部IP核FIFO产生密集假目标,通过控制FIFO的存储深度来实现假目标的延迟时间;通过开关控制假目标的输出数量.仿真分析了假目标产生机理的正确性,同时验证了密集假目标产生的硬件可实现性,并给出了硬件实现假目标调幅调频的方法,为相关雷达干扰机硬件实现提供了参考.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王雪茹	西安电子科技大学电子工程学院	2	8	2.0	2.0