一种适于FPGA芯片的SRAM单元及外围电路设计

• 作者: 徐新宇 徐玉婷 林斗勋
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: SRAM单元设计 漏电电流 行为级模型
• 年，卷（期）: 2014,（4）
• 页码范围: 17-19,48
• 页数: 4页
• 分类号: TN402
• 字数: 2076字
• 语种: 中文

摘要

静态存储器（SRAM）功耗是整个芯片功耗的重要组成部分，并且大规模SRAM的仿真在芯片设计中也相当费时。提出了一种基于40 nm CMOS工艺、适用于FPGA芯片的SRAM单元结构，并为该结构设计了外围读写控制电路。仿真结果表明，该结构的SRAM单元在保证正确的读写操作下，静态漏电电流远远小于同工艺下普通阈值CMOS管构造的SRAM单元。同时，为了FPGA芯片设计时大规模SRAM功能仿真的需要，为SRAM单元等编写了verilog语言描述的行为级模型，完成了整个设计的功能验证。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	徐新宇		9	30	4.0	5.0
2	徐玉婷		1	5	1.0	1.0
3	林斗勋		1	5	1.0	1.0