作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着晶体管制造尺寸的越来越小,集成密度的越来越高,耦合电容与电感之间所引起的相邻互连线间的干扰噪声成倍增加,对高速高密度纳米级超大规模集成电路造成极大危害.基于分布式RLC耦合互连模型详细的模拟了金属互连线的延迟及串扰,对32 nm CMOS工艺下的不同互连线尺寸进行模拟,仿真给出了在不同的厚度下延迟与串扰之间的关系,优化互连线的几何尺寸能有效的减小互连线的串扰噪声和延迟.结果表明:互连线宽W同互连线节距P之比在W/P=0.6时是获得最小时间延迟的最佳尺寸.
推荐文章
基于耦合RLC树模型的互连串扰估计
高速集成电路
互连线
串扰
一种65nm CMOS互连线串扰分布式RLC解析模型
纳米CMOS
互连耦合串扰
分布式RLC解析模型
参数提取
函数逼近
一种新型分布式互连线功耗优化模型
集总式互连
分布式互连
功耗优化模型
非均匀互连线
用改进激活集合法优化VLSI互连线
互连线时延
凸二次规划
优化
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于分布式RLC耦合模型的互连线尺寸优化
来源期刊 电子测量技术 学科 工学
关键词 超大规模集成电路 几何尺寸 时间延迟 串扰
年,卷(期) 2014,(2) 所属期刊栏目 通信技术
研究方向 页码范围 127-131
页数 5页 分类号 TN402
字数 3523字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 孙修晨 天津大学电子信息工程学院 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (25)
共引文献  (24)
参考文献  (9)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1948(1)
  • 参考文献(0)
  • 二级参考文献(1)
1982(1)
  • 参考文献(0)
  • 二级参考文献(1)
1985(1)
  • 参考文献(0)
  • 二级参考文献(1)
1987(1)
  • 参考文献(0)
  • 二级参考文献(1)
1997(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(4)
  • 参考文献(2)
  • 二级参考文献(2)
2001(2)
  • 参考文献(0)
  • 二级参考文献(2)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(5)
  • 参考文献(2)
  • 二级参考文献(3)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(6)
  • 参考文献(2)
  • 二级参考文献(4)
2010(5)
  • 参考文献(1)
  • 二级参考文献(4)
2011(1)
  • 参考文献(0)
  • 二级参考文献(1)
2012(2)
  • 参考文献(2)
  • 二级参考文献(0)
2014(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
超大规模集成电路
几何尺寸
时间延迟
串扰
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测量技术
半月刊
1002-7300
11-2175/TN
大16开
北京市东城区北河沿大街79号
2-336
1977
chi
出版文献量(篇)
9342
总下载数(次)
50
论文1v1指导