百万门系统级芯片的时钟树设计

• 作者: 张玲 王澧
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: SoC 时钟树综合 层次化 信号完整性
• 年，卷（期）: 2014,（12）
• 所属期刊栏目: 电路设计
• 页码范围: 21-24
• 页数: 4页
• 分类号: TN402
• 字数: 2901字
• 语种: 中文

摘要

层次化设计是片上集成芯片开发采用的主流方法,它是一种自底向上的流程.但层次化设计也带来了时钟树设计难以掌握的问题.针对一款复杂SoC系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键点,并提出有效的解决方案.实验表明该方案可以迅速实现时钟树收敛,提高设计效率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张玲		24	83	6.0	8.0
2	王澧		7	11	2.0	3.0