基于SOI工艺集成电路ESD保护网络分析与设计

• 作者: 周晓彬 胡永强
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 集成电路 SOI ESD保护设计 可靠性
• 年，卷（期）: 2014,（3）
• 页码范围: 29-32,40
• 页数: 5页
• 分类号: TN402
• 字数: 2891字
• 语种: 中文

摘要

由于SOI（Silicon-On-Insulator）工艺采用氧化物进行全介质隔离，而氧化物是热的不良导体，因此SOI ESD器件的散热问题使得SOI电路的ESD保护与设计遇到了新的挑战。阐述了一款基于部分耗尽SOI（PD SOI）工艺的数字信号处理电路（DSP）的ESD设计理念和方法，并且通过ESD测试、TLP分析等方法对其ESD保护网络进行分析，找出ESD网络设计的薄弱环节。通过对ESD器件与保护网络的设计优化，并经流片及实验验证，较大幅度地提高了电路的ESD保护性能。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周晓彬		5	3	1.0	1.0
2	胡永强		7	14	2.0	3.0