一种2.4 GHz全集成双环路频率综合器的设计

• 作者: 陈志华
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 锁相环频率综合器 低相位噪声 双环路结构 锁定时间
• 年，卷（期）: 2014,（3）
• 所属期刊栏目: 固态电子器件及材料
• 页码范围: 399-402
• 页数: 4页
• 分类号: TN47
• 字数: 2181字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2014.03.005

摘要

根据不同锁相环频率综合器架构各自的优缺点,选择了双环路锁相环结构以获得低相位噪声和快速锁定时间。采用0.18μm CMOS工艺设计了一款2.4 GHz全集成双环路锁相环频率综合器,由主锁相环和参考锁相环环路构成。采用MATLAB和SpectreRF对锁相环系统的相位噪声、锁定时间进行了仿真,得到主锁相环输出频率为在2.4 GHz时,相位噪声为-120 dBc/Hz@1 MHz,功耗为10 mW,电源电压为1.8 V。频率范围为2.4 GHz至2.5 GHz,RMS相位误差为1o,锁定时间为5μs。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈志华		1	3	1.0	1.0