一种高性能数字下变频硬件计算结构

• 作者: 封成冬 王超 谢憬
• 来源期刊: 信息技术
• 学科: 工学
• 关键词: 数字下变频 结构优化 流水线 重定时
• 年，卷（期）: 2014,（7）
• 所属期刊栏目: 研究与探讨
• 页码范围: 94-97
• 页数: 4页
• 分类号: TN914.3
• 字数: 1239字
• 语种: 中文

摘要

数字下变频是软件无线电的核心技术,随着通信技术的发展,如今对其处理速度要求越来越高.现提出了一种高性能的数字下变频硬件计算结构,使用CORDIC,流水线划分,重定时等技术来优化数字下变频各个模块的硬件结构.通过和传统设计方案的实验比较,证明了本方案能在将FPGA总体资源使用等效门数减少29.54％的情况下,将最高数据吞吐率提升6.74倍.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王超	上海交通大学微电子学院	48	207	8.0	12.0
2	谢憬	上海交通大学微电子学院	49	118	6.0	9.0
3	封成冬	上海交通大学微电子学院	2	2	1.0	1.0