基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文介绍了Turbo乘积码( TPC)的串行和并行译码器结构,提供了一种TPC译码器的并行实现方法,该方法对译码器乘积码的P(P≥8)行或列进行并行译码,在性能不下降的情况下,显著提高了译码器的吞吐量。与此同时,文中对传统的分量译码器算法———CHASE算法进行了改进,改进后的译码器缩短了译码周期,从而进一步提高了吞吐量。本文设计的译码器结构适用于多子码的TPC译码器,可实现不同码字的兼容。
推荐文章
Turbo码高速译码器设计
Turbo码
高速译码器
Log-MAP
流水线
基于FPGA的Turbo码译码器设计与实现
Turbo码
Log-MAP算法
滑动窗
FPGA
基于GPU的并行Turbo乘积码译码器
Turbo乘积码
Turbo译码
GPU
并行译码器
基于预译码技术的Turbo码译码方法
双二进制Turbo码
预译码
后验似然比
先验概率
FPGA实现
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 Turbo乘积码译码器的并行实现方法
来源期刊 通信技术 学科 工学
关键词 Turbo乘积码 迭代译码 并行译码 CHASE算法
年,卷(期) 2014,(12) 所属期刊栏目 信息处理与传输
研究方向 页码范围 1371-1374
页数 4页 分类号 TN914.31
字数 4356字 语种 中文
DOI 10.3969/j.issn.1002-0802.2014.12.005
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 陆连伟 1 1 1.0 1.0
2 冯占斌 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (4)
参考文献  (2)
节点文献
引证文献  (1)
同被引文献  (2)
二级引证文献  (1)
1972(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(2)
  • 参考文献(0)
  • 二级参考文献(2)
2010(1)
  • 参考文献(0)
  • 二级参考文献(1)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
Turbo乘积码
迭代译码
并行译码
CHASE算法
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
通信技术
月刊
1002-0802
51-1167/TN
大16开
四川省成都高新区永丰立交桥(南)创业路8号
62-153
1967
chi
出版文献量(篇)
10805
总下载数(次)
35
论文1v1指导