基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为了降低数据cache缺失而引起的延迟,提出一种针对媒体数字信号处理器MediaDSP64的一级数据cache优化策略,即基于流信息表的可变步长的最小差值预取,同时给出详细数据分析预取深度、流信息表项数和历史表长度对预取效果的影响,得出最优化的预取参数配置.仿真结果表明,该预取算法在最佳参数配置下针对评测程序H.264、DSP kernel和EEMBC消费类测试集性能分别提高了6%、32%和39%,处理器的平均访存时间分别减少了32%、56%和65%.
推荐文章
数字信号处理器片上流预取存储系统的设计
流处理器
流预取策略
流预取存储系统
一种基于数字信号处理器的媒体处理器结构及设计
媒体处理器
数字信号处理器
视频解码
基于数字信号处理器的数字式控制插卡
数字比例积分控制器
数字信号处理器
射频低电平控制
数字信号处理器DSP主控GMAW焊接
数字信号处理器
信息化
焊接过程
GMAW
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于媒体数字信号处理器的流预取机制
来源期刊 浙江大学学报(工学版) 学科 工学
关键词 媒体数字信号处理器 流预取 高速缓存
年,卷(期) 2014,(2) 所属期刊栏目 电信技术
研究方向 页码范围 268-278
页数 11页 分类号 TP302
字数 语种 中文
DOI 10.3785/j.issn.1008-973X.2014.02.013
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘勇 65 1762 22.0 41.0
2 刘鹏 78 817 15.0 26.0
3 叶霞 1 0 0.0 0.0
4 辛愿 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (1)
参考文献  (7)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1995(1)
  • 参考文献(1)
  • 二级参考文献(0)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
媒体数字信号处理器
流预取
高速缓存
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
浙江大学学报(工学版)
月刊
1008-973X
33-1245/T
大16开
杭州市浙大路38号
32-40
1956
chi
出版文献量(篇)
6865
总下载数(次)
6
总被引数(次)
81907
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导