基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对能够在FPGA上实现实时解码H.264/AVC高清晰视频序列码流的目标,本文提出了一种基于上下文的自适应二进制算术编码(CABAC)解码器的硬件设计结构,旨在解决解码过程中并行程度低,以及存储资源消耗大的问题。该设计对解码流程中的存储结构和关键路径进行优化,并采用了硬件加速,从而显著地提高了CABAC的解码效率并充分利用了存储空间。测试结果表明,该方案能够满足H.264/AVC高级档次高清视频序列实时解码系统的要求。
推荐文章
基于AXI总线的H.264解码器存储管理接口设计
H.264解码器
存储管理接口
AXI总线
宏块
基于TMS320DM642的H.264解码器优化
TMS320DM642
H.264标准
解码器
DSP
H.264便携式实时编解码器的设计
H.264标准
便携式
编解码器
QL202B
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高清H.264 CABAC解码器的优化设计
来源期刊 有线电视技术 学科
关键词 H.264/AVC CABAC 关键路径 高级档次
年,卷(期) 2014,(9) 所属期刊栏目 数字电视
研究方向 页码范围 46-49
页数 4页 分类号
字数 3320字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 杨秀芝 福州大学物理与信息工程学院 67 146 6.0 8.0
2 陈潜 福州大学物理与信息工程学院 2 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (2)
参考文献  (3)
节点文献
引证文献  (2)
同被引文献  (4)
二级引证文献  (3)
2005(3)
  • 参考文献(1)
  • 二级参考文献(2)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2012(3)
  • 参考文献(2)
  • 二级参考文献(1)
2014(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2016(2)
  • 引证文献(2)
  • 二级引证文献(0)
2018(3)
  • 引证文献(0)
  • 二级引证文献(3)
研究主题发展历程
节点文献
H.264/AVC
CABAC
关键路径
高级档次
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
有线电视技术
月刊
1008-5351
11-4021/TN
北京市2144信箱
chi
出版文献量(篇)
10278
总下载数(次)
7
论文1v1指导