基于FPGA的异步LVDS过采样的研究和实现

• 作者: 李大鹏 母方欣
• 来源期刊: 电子技术
• 关键词: 低电压差分信号传输 过采样 时钟恢复单元
• 年，卷（期）: 2014,（7）
• 所属期刊栏目: 电子技术设计与应用
• 页码范围: 42-45
• 页数: 4页
• 字数: 2104字
• 语种: 中文

摘要

针对LVDS接口，研究并实现了一种基于FPGA的LVDS过采样技术，重点对LVDS过采样技术中系统组成、ISERDESE2、时钟采样、数据恢复单元、时钟同步状态机等关键技术进行了描述，并基于Xilinx FPGA进行了验证，传输速率达到了1.25Gbps。文章的研究为基于FPGA实现系统之间的高速互连具有一定的工程参考价值。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	母方欣		2	3	1.0	1.0
2	李大鹏		2	3	1.0	1.0