一种基于FPGA压缩DFA的高速正则表达式匹配算法

• 作者: 唐球 谭建龙 谭用秋
• 来源期刊: 电子技术
• 关键词: 正则表达式 模式匹配 游程编码 自动机 现场可编程阵列
• 年，卷（期）: 2014,（8）
• 所属期刊栏目: 电子技术研发
• 页码范围: 21-24,14
• 页数: 5页
• 字数: 3170字
• 语种: 中文

摘要

正则表达式匹配技术在网络应用中面临两方面的制约，一方面，复杂或大规模规则导致DFA存储空间急剧膨胀，现有的内存容量难以支撑；另一方面，传统计算机架构的DFA处理能力有限，很难满足高速网络流的线速处理需求。因此，提出一种基于FPGA使用改进游程编码压缩DFA的高速正则表达式匹配算法。实现了基于改进游程编码的DFA引擎架构、分组存储与多路并行比较器技术。该算法不仅具有游程编码的压缩效果，而且压缩后的DFA实现一次状态转移只需2个时钟周期。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谭用秋	湖南理工学院计算机学院	8	13	2.0	3.0
2	谭建龙	中国科学院信息工程研究所	43	444	11.0	19.0
3	唐球	中国科学院信息工程研究所	5	14	3.0	3.0