离散周期对伺服系统用全数字硬件化锁相环的影响机理

• 作者: 刘亚静 范瑜
• 来源期刊: 电工技术学报
• 学科: 工学
• 关键词: 锁相环 全数字化 硬件化 伺服系统 现场可编程逻辑阵列
• 年，卷（期）: 2014,（9）
• 所属期刊栏目: 电机与电器
• 页码范围: 153-160
• 页数: 8页
• 分类号: TM315
• 字数: 5631字
• 语种: 中文

摘要

基于FPGA/ASIC的全数字硬件化方案具有纯硬件性、高度并行性及全定制性等优点,是一种高速高性能的基于锁相环的磁编码器轴角转换单元设计方案.然而它却面临内部参数域确定及字长选取等问题,而上述问题与离散周期存在着紧密的联系.本文首先利用Delta算子对连续域的锁相环进行离散化,依据Delta域稳定性条件分析离散周期对锁相环的稳定性的影响机理,从而确定系数整数字长.然后通过建立误差源及误差传播路径L2范数模型,研究离散周期对改进结构锁相环的变量小数字长的影响规律,从而得到系统内部变量的小数字长设计的理论依据,最后的实验结果验证了分析的正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	范瑜	北京交通大学电气工程学院	97	814	16.0	25.0
2	刘亚静	北京交通大学电气工程学院	27	48	4.0	6.0