基于FPGA和有限状态机的守时系统设计

• 作者: 吴思琪 曾一凡
• 来源期刊: 计算机测量与控制
• 关键词: 守时系统 FPGA 有限状态机 驯服控制
• 年，卷（期）: 2014,（5）
• 所属期刊栏目: 算法、设计与应用
• 页码范围: 1565-1567
• 页数: 3页
• 分类号: TN91
• 语种: 中文

摘要

通过对现阶段守时系统实际应用情况和技术特点的分析,提出了一种新的守时系统设计方案,设计了一个基于FPGA和有限状态机的守时系统;采用恒温晶振组成本地时钟,与GPS/北斗时钟源共同作为系统的输入信号,利用FPGA设计守时系统的基本电路和有限状态机,并对调频调相部分和外部D/A转换电路进行控制,实现本地时钟与时钟源完全同频同相输出,从而快速获得高精度的时间基准,并能在GPS/北斗失锁后对时钟源信号进行保持,实现通信系统的时间同步.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曾一凡	沈阳工业大学信息科学与工程学院	26	105	5.0	8.0
2	吴思琪	沈阳工业大学信息科学与工程学院	2	9	2.0	2.0