基于BIST的NoC系统通信链路测试研究

• 作者: 万春霆 杨娟
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: 片上网络 内建自测试 通信架构 FPGA
• 年，卷（期）: 2014,（10）
• 所属期刊栏目: 电子·电路
• 页码范围: 167-170,174
• 页数: 5页
• 分类号: TP306
• 字数: 3255字
• 语种: 中文

摘要

采用内建自测试技术,完成了对NoC系统通信链路的测试.测试内容包括路由节点与其之间链路的测试,以及其与资源节点之间链路的测试.文中用硬件描述语言Verilog HDL完成各个测试模块的设计,用QuartusⅡ软件自带的逻辑分析仪在基于FPGA的NoC系统硬件平台上完成测试.该测试方法不仅提高了故障覆盖率,还大幅降低了测试时间.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	万春霆	桂林电子科技大学电子工程与自动化学院	10	31	3.0	5.0
2	杨娟	桂林电子科技大学电子工程与自动化学院	4	5	1.0	2.0