面向门级网表的VLSI三模冗余加固设计

• 作者: 孟海波 安述倩 徐冉冉 桂小琰 申小伟
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 可靠性 三模冗余 时序单元 组合逻辑 门级网表
• 年，卷（期）: 2014,（12）
• 所属期刊栏目: 高性能计算专辑
• 页码范围: 2355-2360
• 页数: 6页
• 分类号: TP393
• 字数: 6201字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2014.12.016

摘要

航天器在宇宙空间易受粒子的影响而产生错误,三模冗余技术是一种有效的容错机制.但是,现有的三模冗余加固设计一般是一款芯片定制一套加固方案,无法做到通用性.提出一种功能无关的VLSI门级网表三模冗余加固通用设计方案.通过对时序器件和组合逻辑器件进行不同的加固设计,实现三模冗余.根据对不同的工艺库的识别与理解,本方案还进行了驱动能力优化等.通过将上述方案工具化,并利用已有的众核处理器网表进行实验评估,全局时序器件加固面积增加为原始网表面积的185％,局部时序器件加固面积增加为原网表的1％～80％,加固方案可按设计需求配置.实验数据表明,加固后的网表中关键路径的平均时延增加为22.15％～22.86％,在设计需求配置下,性能可满足用户要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	桂小琰	北京理工大学信息与电子学院	8	21	2.0	4.0
2	安述倩	中国科学院计算技术研究所计算机体系结构国家重点实验室	3	5	2.0	2.0
3	徐冉冉	中国科学院计算技术研究所计算机体系结构国家重点实验室	2	9	2.0	2.0
5	孟海波	中国科学院计算技术研究所计算机体系结构国家重点实验室	3	16	2.0	3.0
8	申小伟	中国科学院计算技术研究所计算机体系结构国家重点实验室	1	2	1.0	1.0