一种基于CMOS亚阈值设计的低失调基准电路

• 作者: 张胜辉 苑乔 邹光南
• 来源期刊: 现代电子技术
• 关键词: 亚阈值 叠加结构 基准电路 失调电压
• 年，卷（期）: 2014,（5）
• 所属期刊栏目: 电子技术应用 -- 电子技术
• 页码范围: 149-151
• 页数: 3页
• 分类号: TN45-34
• 语种: 中文

摘要

基于工作在亚阈值区域的PMOS管，提出一种叠加结构的低失调带隙基准电路。该方法将传统基准电路中倍乘的失调电压转变为均方根的形式，有效降低了基准电路的失调电压。仿真表明该基准电路的输出电压为1.07 V，3σ范围内的失调电压为6.69 mV，温度特性为21.3 ppm/℃，PSRR为-56 dB。该电路在TSMC18工艺下成功流片。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邹光南		9	37	5.0	6.0
2	苑乔		3	10	1.0	3.0
3	张胜辉		3	17	2.0	3.0