基于FPGA的祖冲之算法硬件实现

• 作者: 董秀则 郭泓键 高献伟
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 现场可编程门阵列 祖冲之算法 硬件实现 进位保留加法器 mod(231-1)加法器
• 年，卷（期）: 2014,（8）
• 所属期刊栏目: 开发研究与工程应用
• 页码范围: 268-272
• 页数: 5页
• 分类号: TP301.6
• 字数: 3575字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2014.08.051

摘要

为在现场可编程门阵列(FPGA)平台上更高效地实现祖冲之算法,提出一种新的硬件实现方法.利用祖冲之算法的迭代特性、并行特性以及模加的性质,减少加法器的使用数量,包括使用资源占用少、延时少的简单加法器替代资源占用多、延时长的进位保留加法器以及mod(231-1)加法器,实现祖冲之算法关键路径中多次mod(231-1)加法运算.使用QuaausⅡ与ISE软件进行了仿真验证,结果表明,该方法在芯片资源占用仅为305个slice的情况下达到了5.322 Gb/s的吞吐量,与目前已有的最优实现方法相比,芯片资源占用减少了近23％,单位面积的吞吐量提高了25.9％,可以在减少芯片硬件资源占用的同时快速实现ZUC算法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	董秀则		17	35	4.0	5.0
2	高献伟	西安电子科技大学通信工程学院	36	111	6.0	9.0
4	郭泓键	西安电子科技大学通信工程学院	1	1	1.0	1.0