基于FPGA的高速串并/并串转换器设计

• 作者: 孙志雄 谢海霞
• 来源期刊: 现代电子技术
• 关键词: 串并转换 并串转换 VHDL FPGA
• 年，卷（期）: 2014,（8）
• 所属期刊栏目: 能源技术 -- 控制与驱动
• 页码范围: 151-152
• 页数: 2页
• 分类号: TN919-34|TP391
• 语种: 中文

摘要

在数字通信系统的数据传输中，多数通信数据为串行方式，而大多数处理器要求数据以并行方式存储和处理，所以经常需要将串行传输的数据变换成并行传输，或者将并行传输的数据变换成串行传输，这时就需要串并/并串转换器。在此介绍了串并/并串转换器基本原理，并通过Quartus Ⅱ仿真平台进行仿真验证，最后下载到FPGA芯片EP1K30QC208-2实现了串并/并串转换器的设计，仿真及实验结果表明采用此设计方案是可行的。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谢海霞	琼州学院电子信息工程学院	13	84	7.0	8.0
2	孙志雄	琼州学院电子信息工程学院	20	95	7.0	9.0